论层叠设计的重要性

来源:一博自媒体 时间:2016-7-4 类别:微信自媒体

文|吴均 一博科技高速先生团队队员   层叠设计序列文章

 


本来应该是在阻抗话题之后就紧跟着讲层叠设计,由于前段时间出差比较多,层叠话题也就耽搁了下来。熟悉高速先生的朋友都知道,我们不仅要做仿真项目,Debug解决客户实际出现的高速问题;研究仿真领域新技术,写自媒体技术文章;还肩负着技术研讨会以及和客户现场面对面技术交流的任务。不过传统来说,6月份开始,高速先生们就会更多呆在办公室,一方面是为了做好技术沉淀与积累,才能更好的和大家进行交流;另一方面呢,夏天太热,我们也放放暑假。


呆在家的日子,也会关注下经常出差的各地的新闻,毕竟也是越来越熟悉的城市了。夏天看到最多就是航班晚点,然后就是某某城市又被大雨淹没了。在城市里看“海”,成为这个夏天最热门的话题。


 
 
一下雨城市就被淹成了常态,大家都知道这是城市排水系统的设计问题,城市规划初期的先天缺陷,后面用尽办法,有时也难以补救。


层叠在PCB系统中,也起到这样的作用。前期层叠如果有明显缺陷,后面的设计怎么补救,都会或多或少有些问题。所以,本期我们就来讲讲层叠设计需要注意的问题以及设计技巧。


1、 什么是层叠设计


有些人对层叠的理解比较简单,觉得只要把各种层面放在一起,就是层叠设计了。Anything stack up, that is stack-up。

 
所以我偶尔能看到这样的层叠,然后Top面还长距离走了不少高速线。在系统调试有问题的时候,还找不到方向。


 
当然,只要对高速系统有所了解的朋友,就不会犯上面这样的错误。大家至少还是有信号回流及参考平面这些基本概念(本期话题,我们会有专门的文章来讲解回流与参考),但是到了实际的层叠设计,也还是会有其他各种各样的问题。


 

上一篇:高速信号编码之8B/10B下一篇:PCB设计上如何避免EMC问题

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例