层叠设计的关键要点汇总

来源:一博自媒体 时间:2016-7-11 类别:微信自媒体

文 |   吴均    一博科技高速先生团队队长   层叠设计序列文章

1、 层叠设计的最后一个层次


接上一篇文章说的层叠设计的最后一个层次,其实这是一个开放性题目,非要让大家按照我固定的封闭思路答题,是不公平的。所以我在上周的点评才说是“任性”一次。不过也还是有朋友的回答和我想的一样,先握个手。


第3层次,不仅同时提供阻抗需求表以及层叠设计表,同时还要详细指定每一层的材料型号。比如铜箔是采用RTF铜箔还是VLP铜箔,1-2层之间是使用2张1080,RC含量为XX。2-3层之间是Core芯板,是XX型号,等等。如下图所示:


有人会问:为什么要详细到这个程度?我又不是板厂的ME工程师!


这个层次不是所有的项目都需要达到的,一般是推荐10G Bps+的系统,采用了低损耗板材或者超低损耗板材的时候,由于材料对信号的影响变得更加显著,需要关注到铜箔的粗糙度以及玻璃纤维布的编制效应等。


2、 层叠设计的关键要点


所以,层叠设计的第一个关键要点其实已经揭示答案了:要了解板材的基本知识。


其实就算是上文提到的阻抗控制设计的第2层次,虽然不用制定铜箔及玻纤布型号,但是也需要了解材料的基本知识,知道Core芯板一般都有哪些厚度,知道什么是3313、2116……以及不同型号玻纤布的DK、DF参数等。


这不,高速先生微信群有人提问了:生益S1000的材料,算阻抗的时候,DK应该取什么值呢?
 


所以大家注意了,高速先生是有微信群的,平常可以沟通交流技术问题,欢迎大家后台联系管理员加入哈。


下面来看一下TU872 SLK的详细Datasheet,在1G Hz的时候,不同型号的芯片,DK可以从3.48到4.0。这么大的差异,对我们阻抗计算以及仿真都会带来影响,不能忽视。
 


那层叠设计还有其他哪些关键要点呢?

  • 信号回流与参考平面
  • 布线层数规划,这个是确定一个板子设计多少层的前提因素,我们的高速小姐刘为霞会在后续文章详细解释
  • 电源、地层数的规划
  • 层间串扰以及双带线的设计
  • 跨分割的影响,如何考虑信号跨分割


下图是本系列层叠设计文章的大致计划,用脑图的方式来规划高速先生的文章,是不是很高大上的感觉?

上一篇:高速信号编码之8B/10B下一篇:阻抗控制与层叠设计的几个层次

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例