布线层数规划

来源:一博自媒体 时间:2016-7-13 类别:微信自媒体

文 |  刘为霞 一博科技高速先生团队队员   层叠设计序列文章
全文下载(大小:879KB)


规划,这是一个在我们人生各个阶段一直都狠刷存在感的词汇。高中的时候,会有人问你,打算要学个什么专业;大学的时候,就有人问,以后打算从事什么行业;工作了之后,就有人问你,以后的人生是怎么规划的,什么时候结婚、买房、生孩子。。。等等等等一系列的各种规划不断的被别人提起,让你思考。

凡事豫则立,不豫则废。言前定则不跲,事前定则不困,行前定则不疚,道前定则不穷,有规划的人生,总是让人感觉比较稳妥。自然,有规划的PCB设计,也是更让人信服,layout工程师也可以少走弯路。pcb设计就像一个建高楼大厦的过程,布线层数规划就是其中的设计图纸,规划好了,布线就自然而然可以水到渠成了。PCB板的层数一般不会事先确定好,会由工程师综合板子情况给出规划,总层数由信号层数加上电源地的层数构成。

1、信号层数的规划

布线通道通常是决定信号层数的重要因素。首先要清楚板上是否有比较深的BGA和连接器,BGA的深度和BGA的PIN间距是决定BGA出线层数的关键。例如1.0mm的BGA过孔间一般可以过两根线,0.8mm的BGA过孔之间只能过一根线,两者出线层数就有很大的区别。连接器则主要考虑其深度,基本两个过孔之间过一对差分线。

两个过孔间只能过一根线的BGA出线,共用4个走线层。
 
两个过孔间能过两根线的BGA出线,共用2个走线层。

其次要考虑板上高速信号的布线通道,因为高速信号处理的时候要求的条件比较多,需要考虑stub、走线间距、参考平面等因素,所以需要优先考虑其布线通道是否足够。

飞线为高速信号

 最后是瓶颈区域的规划,在基本布局处理好之后,对于比较狭窄的瓶颈区域需要重点关注。综合考虑差分线、敏感信号线、特殊信号拓扑等情况来具体计算瓶颈区域最多能出多少线,多少层才能让需要的所有线通过这个区域。    

      
瓶颈的计算


2、电源、地层数的规划

电源的层数主要由电源的种类数目、分布情况、载流能力、单板的性能指标以及单板的成本决定。电源平面的设置需要满足两个条件:电源互不交错;避免相邻层重要信号跨分割。

地的层数设置则需要注意以下几点:主要器件面对应的第二层要有比较完整的地平面;高速、高频、时钟等重要信号要参考地平面;主要电源和地平面紧耦合,降低电源平面阻抗等等。

综合考虑了以上两点,基本上不会出现有部分线走不通,临时加层,然后大规模修改,浪费时间成本的情况发生。在我们实际的评估中,可能还需要考虑到加工、板厚等方面的影响。想要了解更多的关于layout方面的知识,可以看一下《Cadence印刷电路板设计》这本书,里面有讲很多的入门知识和小技巧。

 

上一篇:高速信号编码之8B/10B下一篇:层叠设计的关键要点汇总

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例