走进JEDEC,解读DDR(上)

来源:一博自媒体 时间:2016-9-12 类别:微信自媒体

作者:刘为霞  一博科技高速先生团队队员     DDR设计序列文章

之前已经讲过DDR的前世今生,以及DDR的各种功能探秘,基本上对于DDR,我们已经有了比较深刻的认识,接下来就是利用我们已有的标准,去解读DDR。

通常,DDR设计完成之后 ,对信号质量并没有一个完全确定的概念,需要我们通过仿真和测试的手段去判断和验证。而此时,往往我们拿到的就是一个波形,测试波形或者仿真波形,该如何去判断其信号质量,参照的标准又是怎样的,就是我们需要去考虑的重点。


DDR信号是数字信号,表现为0、1两种形式,一般看到的波形都是类似于正弦波的样式,什么时候判定为1,什么时候判定为0呢?每一个信号都是以电磁波的形式进行传输,因此一定具有相应的幅值,所以判定方法肯定是当幅值高于某一个值时,判定信号为1,低于某一个值时,判定为0。而判定的依据——某一个值就是可以从JEDEC中找到的。如图一所示,是DDR3地址命令信号的AC、DC标准,对应相应的速率,就可以在波形上面标注出相应的VIH和VIL。当幅值范围为VIHAC(min)~VIHDC(min)时,判定为1,当幅值范围为VILAC(max)~VILDC(max)时判定为0,如下图二所示

 DDR关键技术(下)-DDR3地址命令信号的AC、DC标准
图一
 DDR关键技术(下)-幅为VIHAC(min)~VIHDC(min),VILAC(max)~VILDC(max)时
图二

对于做为差分线的CK信号和DQS信号而言,判定的要求又分为单根和差分模式,单根模式的判定标准和地址数据线基本一致,如下图三所示。它的判定标准只有VSEH和VSEL。实际这两个值对应的就是VIH.AC和VIL.AC。
 DDR关键技术(下)- 单根模式的判定标准和地址数据线基本一致
图三

差分模式如图四所示,数据见表格。
 DDR关键技术(下)-差分模式
DDR关键技术(下)-差分模式
图四


而且同时对两个单根的交点也有一定的要求,如下图五所示,两个单根的交点位置要在VSEH和VSEL之间,否则的话差分模式下,正半周期和负半周期可能会有比较大的一个比例差异。
 DDR关键技术(下)- 两个单根的交点位置要在VSEH和VSEL之间
图五
对信号幅值的要求不仅仅在这一个方面,幅值太小,会让芯片无法识别信号,那么幅值越大,岂不是对于信号的判定越有利。其实不然,一般的芯片都会有一个耐压值,高于该值,对于芯片的使用寿命会有一个较大的影响,所以,可以看到JEDEC中,还有一个Overshoot和Undershoot的概念,下面是DDR3对于信号这方面的一个要求,图六中是对Overshoot和Undershoot一个面积区域和具体的数值的定义,即最大值的范围在VSS-0.4~VDD+0.4之间,斜率按照相应的速率查找,其中斜率的定义对于数据线和地址线是有区别的,要用到的时候,在JEDEC中查找即可。
DDR关键技术(下)-DDR3对于信号的要求
 DDR关键技术(下)-对Overshoot和Undershoot一个面积区域和具体的数值的定义
图六

这些都是对DDR信号最基础的认识,只是基于幅值方面的一些要求。

上一篇:高速信号编码之8B/10B下一篇:DDRx的关键技术介绍(下)

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例