高速先生成员--黄刚

知其然，不知其所以然，这句话用到高速信号的PCB优化上简直不要太合适！初学者总是在学完书本的理论后再去进行仿真优化，然后很多时间又会惊讶的发现理论用到仿真之后效果不对，按照某某理论去优化高速链路完全达不到预期的效果，然后就很容易产生自我怀疑，甚至质疑起理论知识来了。Chris作为一个过来人，非常明白各位刚开始接触SI仿真的粉丝们的心态。一句话，very normal！！！

第一段话听的粉丝一头雾水，那到底高速先生能不能举个小栗子来让大家领会下到底啥意思啊？有，必须满足大家！最近刚好Chris想在SI内部出点小考题，来考考组内大概2年左右的同事小王，看看他的高速信号优化学到哪个水平。

考题清晰而简洁，就是让小王来优化下我们SI夹具设计里面的一个0402封装电容结构的性能，如下所示：

再放大这个局部优化的地方，就是下面这样了：

由于频率比较高，要做到50GHz，因此对这个电容位置的阻抗优化就显得尤为重要了。拿到任务的小王一开始还是充满热情，凭借着她2年来的SI仿真学习能力，很快就建好了这个电容结构的3D模型，就是下面这样了。

那按照这个初始版本，小王先仿真出这个电容结构的阻抗。嗯，果然和她想象的一样，因为电容下面没做任何的挖空，所以阻抗低的离谱，只有30欧姆出头！

不要紧，因为小王还是成功预判了这个结果，并而已经想好了优化的方案，那就是挖空电容结构下面的参考层！

于是小王就尝试着一层加一层的去挖空下面的参考平面，从一开始只挖一层，发现阻抗有提升，还是依然差异不小，到挖空2层，3层发现阻抗一直在正向的变化，小王一直信心满满。但是直到她挖了5层左右时，发现阻抗依然还是高不起来，不甘心的她一下把下面8层都挖空了，只留最后一层作为完整参考面，她的整个操作过程就像下面这个动图一样：

电容挖空

 但是不知道为什么，上面挖空那么多层之后的仿真结果居然电容结构的阻抗也只是40欧姆，只有40欧姆啊！！！

这下完了，小王慢慢感觉绝望了。她已经根据电容焊盘宽度，用某些阻抗计算软件算过了啊，不需要挖那么多层，那么远的参考平面就能够达到50欧姆以上的阻抗的啊，怎么感觉和理论不一样了啊！

小王已经没办法了，只能向Chris请教了。Chris看了下小王最后建的这个全部挖空的模型，发现小王每层挖的反焊盘大小都是和电容焊盘一样大，如下所示：

Chris立马就发现了原因，不紧不慢的对小王说：“要不你把每层的反焊盘尺寸都挖成下面这样，然后试试按照这个方案只挖空下面2层就行”。换个反焊盘尺寸之后只要挖2层就能优化好？小王半信半疑的按照Chris的思路建了一个新模型，每层按照这个方案来挖空：

乖乖的只挖2层，如下：

不会吧，这样就行了？小王立马开始了这个模型的仿真，结果让她异常惊讶，这个电容的结果真的达到了50欧姆！

小王把几个模型的阻抗放在一起比较了下，Chris的这个思路真的非常有效，只挖2层就搞掂了！

看来挖空反焊盘这个事情真的不是挖得多，挖得深就一定是好的方案，关键还是挖得对！挖8层但是挖的方案不对，效果绝对没有挖2层挖的方案正确来得有效。另外不要随便质疑理论哈，理论本身是没问题的，只是你对理论的理解出现了偏差，还不懂的小伙伴多看两遍Chris的方案，或许你就会有新的领悟哈！

问题：为啥小王都挖了那么多层，但是电容结构的阻抗一直提不上去呢？