技术文章-YD
行业前沿 > 448Gbps信号调制:PAM4/6/8,PCB怎么选?

448Gbps信号调制:PAM4/6/8,PCB怎么选?

发布时间:2026-09-07 17:06:15

把单lane速率推到448Gbps。NRZ在这个速率下已经没有生存空间,行业转向多阶脉冲幅度调制(PAM),眼下被反复比较的就是PAM4、PAM6、PAM8三档。

448Gbps的单通道SerDes,正在成为AI算力集群里绕不开的速率。高速以太网、PCIe 6.0、OIF-CEI 448G,这些协议背后指向同一个目标:把单lane速率推到448Gbps。NRZ在这个速率下已经没有生存空间,行业转向多阶脉冲幅度调制(PAM),眼下被反复比较的就是PAM4、PAM6、PAM8三档。

三者的差别,一句话能说清:比特率=符号速率×单符号比特数。调制阶数越高,每个符号携带的比特越多,符号速率就可以越低,占用信道带宽也越小;代价是电平排得更密,抗干扰能力跟着下降。具体参数见下表:

 

调制方式

电平数量

单符号比特数

目标符号速率

奈奎斯特带宽

电平间隔(相对)

PAM4

4阶

2 bit/sym

224 Gbaud

112 GHz

最大,
噪声裕量最优

PAM6

6阶

2.57 bit/sym

174 Gbaud

87 GHz

中等,
噪声裕量适中

PAM8

8阶

3 bit/sym

150 Gbaud

75 GHz

最小,
噪声裕量最差

表注:电平间隔为相对值,PAM4最大、噪声裕量最好,PAM8最小、最容易判错电平。

 

1.png

 

PAM4:商用主力,卡在224Gbaud

PAM4是224Gbps时代打磨出来的成熟方案,也是目前448Gbps短距和光互联场景的首选。4个电平间隔大,信噪比裕量充足,抗串扰、抗抖动、抗信道损耗的表现都稳;DSP只需要基础FFE+DFE或轻量MLSD,功耗和面积开销小;架构与上一代SerDes完全兼容,量产成熟度极高,误码率表现经过大规模验证。

问题出在符号速率。要跑满448Gbps,PAM4需要224Gbaud的符号速率,对信道高频带宽的要求非常苛刻。PCB铜箔粗糙度、基板高频损耗、封装寄生参数,任何一处控制不好都会明显劣化信号。信道条件好的短距场景没问题,长距离、高损耗的电互连基本跑不动。

 

PAM6:中长距电互联的折中解

PAM6是OIF在448G标准里重点评估的进阶方案,专门针对带宽受限、高损耗的背板和铜缆信道。6阶电平每符号承载约2.57bit,符号速率降到174Gbaud,奈奎斯特带宽只要87GHz,高频衰减、色散和信道滚降的压力都小了一截。中长距的服务器背板走线、机架间的有源铜缆(ACC),这类场景PAM6明显比PAM4从容,相比PAM8噪声裕量更高、硬件实现难度更低,带宽利用率和稳定性两头都能兼顾。

代价也直接:6阶电平靠得更近,噪声容忍度低于PAM4;ADC要做到6~8bit,均衡和缩减状态MLSD的复杂度上来了,功耗和面积开销跟着涨。

 

PAM8:暂时只活在实验室

PAM8把阶数推到8,单符号3bit,符号速率只要150Gbaud,奈奎斯特带宽75GHz,是三档里对信道最友好的。但8个电平挤在同一个信号范围内,间隔极小,噪声、串扰、抖动稍一冒头就可能判错电平。ADC要8~10bit,全状态MLSE的状态数指数级上升,功耗、面积、时序全线吃紧。目前它只用于实验室验证和下一代超高速调制的预研,没有规模化商用的条件。

 

硬件开销:ADC、DSP、FEC都得算账

选型不能只看协议,ADC、DSP、FEC这三块开销也得一起算。ADC精度上,PAM4用4~6bit就能分辨电平,PAM6要6~8bit,PAM8得8~10bit;DSP复杂度从PAM4的基础均衡,到PAM6的状态裁剪MLSD,再到PAM8的全状态MLSE,一档比一档重;FEC方面,PAM4配轻量RS-FEC就够,PAM6需要中高增益LDPC,PAM8对FEC增益的要求高到时延都压不住。功耗和面积整体呈PAM4<PAM6<PAM8的梯度,PAM8的功耗比PAM4高出50%以上。

 

2.png

 

 

实际项目里怎么选

落到实际项目,选型逻辑不复杂:

短距、低损耗场景(Die-to-Die裸片互联、共封装光模块CPO、短距光互连、10cm以内的低损耗PCB走线)选PAM4。信道充足,优先保信号稳定性和量产成本,成熟生态能省不少研发风险。

中长距、高损耗场景(服务器背板走线、机架间有源铜缆ACC、带宽受限的电互连信道)选PAM6。链路插入损耗超过15dB时,PAM4的误码率会急剧恶化,这时基本就得切PAM6。

PAM8商用产品全部规避,只做实验室极限测试和下一代调制预研。

一句话总结:PAM4赌带宽换裕量,PAM6降速率求折中,PAM8省了带宽、牺牲了稳定性。

还有两点容易忽略:一是448Gbps下,传统CTLE+DFE的模拟均衡已经撑不住,必须上数字DSP+MLSD架构,PAM6/PAM8对缩减状态MLSD的算法优化要求更高;二是光互联场景统一用PAM4,光电转换器件的带宽就是按224Gbaud设计的,PAM6/PAM8在光路上没有增益,只会增加硬件开销。

 

说回PCB:信号最后还是要落在板上

调制方式解决的是怎么把信号发出去,但信号最终要跑在PCB上。448Gbps对制板工艺的要求是实打实的:高速通道阻抗偏差要控制在±5%以内,叠层设计、压合次数、背钻精度、材料选型每一项都不能含糊,否则调制阶数再低,也救不回损耗掉的信号质量。

这也是我们一直在做的功课。一博科技提供高速PCB设计、制板到PCBA生产的一站式服务,珠海板厂占地4.5万平方米,专注高多层、高速及高阶HDI制造,重点布局AI算力与服务器领域,已具备132层PCB、10阶HDI、20层Anylayer及光模块PCBA的批量生产能力。七次高精度压合、严格的阻抗控制(±5%)这些工艺细节,都是为448Gbps这类高速信号准备的。调制方案解决的是“怎么传”的问题,信号能不能真正稳定落地,最后还得看板子靠不靠谱。

 

3.png

特别声明:本文部分内容由AI生成,仅为行业技术参考,不构成专业商用指导与投资依据。

 

 

 

 

热门文章

PCB设计经验:到底DDR走线能不能参考电源层啊?
隔离地PCB过孔要放哪里,才能最有效减少PCB高速信号过孔串扰?
PCBA板中神秘消失的锣槽
EXCUSE ME,表层的AC耦合电容和PCB内层的高速线会有串扰?
PCB板双面布局的DDR表底走线居然不一样,这么低级的错误都没看出来?
PCB 背钻塞孔翻车记!绿油凸起竟让焊接 “手牵手” 短路
PCB加工中的“流胶”到底是怎么影响阻抗的?
PCB板ATE测试探针卡设计和生产的核心技术要求,你知道多少?
相同PCB单板,相同信号的AC电容,为啥反焊盘不同?
真不敢信,PCB板上就挪动了一个电阻,DDR3竟神奇变好了
PCB板上PIN DELAY单位错了,DDR4跑不起来,真的吗?
老实说:你们关心过表层绿油的厚度吗?
那个要“深紫色油墨”的客户,让我一宿没睡!
要是我再不说,估计就没人知道电路板“贾凡尼效应”了!
PCB别人包地你包地,但别人的隔离度比你好10dB不止
出货给客户一块残缺的PCB板,客户为什么还要给我们点赞
遇事不决,PCB电磁绝学
PCB棕化工艺不同,高速信号损耗差老远了!
高速PCB板GSSG结构走线串扰大? 悄悄“转”一下当场好一倍!
你的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB设计制造“残铜率”知多少,怎么做好控制±5%的阻抗值
高速PCB如果链路中必须有一个阻抗不连续点,你会把它放在哪呢?